직무 · 삼성전자 / 공정설계
Q. 삼성전자 S.LSI 사업부 반도체 공정설계 직무
안녕하세요. 전자전기공학부 4학년에 재학중입니다. 삼성전자 시스템 LSI 사업부 중 반도체 공정설계 직무에서 '픽셀 설계'에 관심이 있습니다. 관련 정보가 적어 코멘토에 질문드립니다. 1. 소자 개발 관련 업무를 할 거 같은데, 실제 어떤 직무를 하게 되는지, 하루 일과가 궁금합니다. 2. 해당 직무에서 어떤 역량을 필요로 하는지 궁금합니다. 3. 저는 학생회 경험과 동아리 회장 등 소통, 리더십, 기획 관련 역량이 있는데, 이러한 경험이 공정설계 직무와도 연결될 수 있을지 궁금합니다. 구체적인 예시도 함께 들어주시면 상황 이해에 도움이 될 것 같습니다. 적은 부분이라고 알고 계신다면 답변 부탁드립니다. 진로 고민 시기라 현업 분들의 조언이 정말 큰 힘이 됩니다. 감사합니다.
2026.03.14
답변 6
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님 취업한파속 취준으로 고생많습니다. 기본적인 소자에대한 이해도, 및 전공과목 이수내역 및 관련 프로젝트 경험등을 요구합니다. 소통과 리더쉽 역량의 경우, 전반적인 회사 생활에 대한 내용이겠죠, 공설 직무를 타겟한 역량은 아니며 오히려 무리하여 연결이 역효과가날 가능성도 고려해주셔야할 하겠습니다.
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
안녕하세요 멘티님~~ 시스템LSI 공정설계의 픽셀 설계는 이미지센서(CIS) 픽셀 구조와 공정 조건을 설계해 감도·노이즈·전력 특성을 개선하는 업무입니다. 공정 시뮬레이션, 소자 특성 분석, 공정 조건 최적화가 주요 일과입니다. 필요한 역량은 반도체 소자 이해, 공정 지식, 데이터 분석 능력입니다. 학생회·동아리 경험도 공정개발 협업, 공정 이슈 해결을 위한 부서 간 커뮤니케이션 역량 사례로 연결해 설명할 수 있습니다.
왕눈이조삼성전자코과장 ∙ 채택률 46% ∙일치회사현직자로써 아래와 같이 답변 드립니다. 공정설계는 소자개발 및 최적화를 담당하거나 Chip layout설계팀, 공정 PRP를 구성, 수율 최적화등의 업무를 합니다. 또한 공정설계 엔지니어는 공정관리와 공정기술 엔지니어들과 협업을 하며 device를 개발하는데 있어 leading하여야 하는 PM의 역활을 합니다. 이러한 관점에서 소통 및 협업 능력이 중요하겠죠. 좀 더 자세한 내용은 부트캠프를 통해 확인하시면 좋겠습니다.^^
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
1. LSI 제품들은 칩이나 카메라 센서 등 제품인데 이 제품의 회로를 받아서 공정에 입히는 작업을 해야합니다. 공정을 만들어 주는 곳은 파운드리인데 ,그 사이에서 유기적으로 소자스펙을 맞추기 위해Mask opc pattern도 보고 소자 전압값도보고, 이러한 업무를 합니다 2. 당연히 CMOS 나 Sensor 설계 경험이 필요하고, 그리고 프로그래밍 역량도 중요해서 베릴로그나 C언어 정도는 다룰 줄 알아야합니다. 3. 사실 직무역량이 항상 먼저라서, 직무 역량이 갖춰진 채 그 후에 이제 리더쉽을 보여줄 수 있는 동아리회장을 2번에 작게 어필해주시면 좋겠습니다. 2번에도 요즘 다들 직무역량으로 도배하고 있어서, 직무역량 꼭 많이 적어주세요!
- 고고래왕크삼성전자코차장 ∙ 채택률 65% ∙일치회사직무
1. 공정설계 업무는 사업부가 달라도 대부분 동일합니다. PI 업무인데, 주로 공정 최적화를 통한 수율 향상이 주 업무입니다. 소자 팀도 있긴 한데 극 소수이고 대부분 pi 업무를 맡게 됩니다. 2. 공정 및 소자에 대한 이해 바탕으로 데이터를 분석하는 역량이 요즘은 중요합니다 ㅎㅎ 3. 공정설계가 아무래도 품질 회로 기술팀이랑 다양하게 협업을 해야 하는 중간 위치다보니 그런 대외활동을 어필하면 좋습니다 ㅎㅎ 도움이 되셨다면 채택 꼭 부탁드려요!
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사
안녕하세요. 멘토 흰수염치킨입니다. 소자랑 공정에 대해서 기본적인 이해가 필요하고요 그리고 툴에 대한 경험이 있으면 도움돼요 학생회랑 동아리 경험이랑 직무에 어필되는 경험은 아닌거 같네요 도움이 되었으면 좋겠네요. ^_^
함께 읽은 질문
Q. 삼성전자 메모리/파운드리/반연
안녕하세요, 이번 삼성전자 상반기 채용을 준비 중인 석사 졸업 예정자입니다. 현재 사업부와 직무 선택을 앞두고 현실적인 고민이 많아 조언을 구하고자 합니다. 학부때는 학부연구생으로 실리콘 웨이퍼 박막 증착 경험 보유하고 있으며, 석사는 sky 졸업 예정으로 연구분야는 전기화학 반응 및 촉매 설계입니다. 원래 메모리사업부 공정설계를 목표로 했으나, 이번 공고에서 해당 직무 채용이 없어. 아래 세가지 선택지를 두고 고민 중입니다. 1. 파운드리 공정설계: 최근 파운드리 사업부는 비추한다는 얘기를 너무 많이 들어 고민됩니다. 2. 메모리 공정기술: 3교대 감수하고서라도 메모리 사업부로 가는 게 맞을까요? 석사까지 하고 교대근무 하는 것에 대해 현직자분들 생각이 궁금합니다 3. 반도체 연구소: 석사 학위를 고려해 지원하고 싶지만, 연구 분야가 반도체와 직접적 연관이 적어 합격 가능성이 낮을지 우려됩니다. 이 시점에서 어떤 선택이 맞을지 의견 부탁드립니다
Q. 삼성전자 vs 하이닉스
안녕하세요. 이번 하반기 운이 좋게도 삼하 둘다 합격을 했습니다. 그래서 둘 중 어느 회사를 갈지가 정말 고민이여서 조언해주시면 감사하겠습니다. 삼성전자ds 반도체 연구소 vs SK하이닉스 기반기술 네임벨류와 위치를 생각하니 삼성이고 워라벨이랑 돈을 생각하면 하닉인데 정말 고민됩니다. 물론 저의 적성에 맞는걸 선택하는게 맞지만, 둘 다 좋아서 상관없습니다. 그냥 현실적으로 조언해주시며 감사하겠습니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.

